

Contador binário 0 a 15 com 4027 (Dual J-K Master/Slave Flip-Flop with Set and Reset)

O Circuito integrado 4027

O Circuito integrado 4027 da família lógica CMOS possui dois flip-flops JK, mestre escravo com set e reset, sensíveis a borda de subida do pulso de clock.



Arquitetura interna

Cada flip-flop deste circuito possui dois controles assíncronos denominados SET e RESET, que no circuito integrado 4027 são ativados em nível lógico 1.

- **Alimentação:**
Tensão de alimentação: 3.0 a 15 V
- **Importante:**
Pino 16 = VDD
Pino 08 = GND





Tabela verdade

J	K	CK	Set	Reset	Q	Q'
X	X	X	0	1	0	1
X	X	X	1	0	1	0
0	0	↑	0	0	QA	QA'
0	1	↑	0	0	0	1
1	0	↑	0	0	1	0
1	1	↑	0	0	QA'	QA

- Legenda:
- X = sem importância
 - 1 = Ativado
 - 0 = Desativado
 - ↑ = Borda subida
 - QA = condição anterior
 - QA' = condição anterior invertida

Aplicação - O contador binário 0 a 15


O circuito abaixo utilizando dois circuitos integrados 4027 e pode-se gerar o código binário 8421. Os LEDs colocados na saída indicam os estados das saídas.



Representando as saídas

Decimal	Q4 (8)	Q2 (4)	Q1 (2)	Q0 (1)
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16	0	0	0	0

Diagrama de tempo



“Quanto maior a dificuldade, tanto maior o mérito em superá-la.”

(H W Beecher)

www.clubedaeletronica.com.br

Referências bibliográficas:

- ❑ Ivan V. Idoeta / Francisco G. Capuano. Elementos de Eletrônica Digital. São Paulo: Erica, 1986.
- ❑ Tocci, Ronald J.; Widmer, Neal S.; Moss, Gregory L. Pearson. Sistemas Digitais - Princípios e Aplicações. Person, 2008.
- ❑ Antonio Carlos de Lourenço / Eduardo Cesar Alves. Circuitos digitais. São Paulo: Erica, 1986.